
The At89s52-24pu Microcontroller ass e héich flexibel Apparat dat en 8-Bit CPU mat programméierbare Flash Memory an engem eenzege Chip integréiert.Andeems d'Romenel vun der Romeled netvolatilisil Erënnerungsdechnologie ass, huet dëse Microcontroller Handlungsmëttel mat der ganzer 80c51 Instruktiounsrees.Seng On-Chip reprogramméiere Flash CHASSers an d'Venderbedierfnesser vun de verschiddenen embedded Kontrollsystemer op eng Manéier déi souwuel effizient a kascht effektiv ass.De Microcontroller Funktiounen 8k Flash an 256 Brats Ram, an Amplack fir ze komplizéiertéieren an Uwendungen op Uwendungen ze verlaangen.D'Inklusioun vum 32 Allgemengen-Zweck Ech / O Linnen déi d'Respizitéite bitt fir eng breet Palette ze verbannen.
Mat dräi 16-Bit Timer / Counters, den At8922-24PU ënnerstëtzt eng präzis Zäitbaséiert Funktiounen, wéi eng Datebesëtzung sinn.Déi duebel Daten Pointers verbesseren Datenhandfléiungseffizienz, ënnerstëtzt de Rotdransdate Szenary, effektiv.De Wahldog Timer addéiert eng Schicht vun Zouverlässegkeet andeems Dir de System wärend der Softregularitéiten zréckgezunn, eng Feature vu Secteuren, déi laangfristeg sonimiséierend laangfristeg System Integritéit.D'Minikcontrollller d'Kapazitéit fir statesch Operatioun op verschiddene Frequenzen Aids Asiding Performance mat Kraaftverbraucher.D'Disponementer vun den Auswiesselungs-satwinge Modi, trert sech den Acclarektiounsqueden erëm dat passend Inhalt ze garantéieren.Dës Funktiounen Adress Energy Effizienz Bedenken, sou wéi bewosst a portable an remotriede-operéiert Geräter.

|
Paul net |
Paul Neier |
Broessdatsch |
|
1-8 |
Pa-1 1 |
Interface 1 huet intern Pull-ups an ass en 8-Bit
bidirectional i / o Port.Véier TTL Inputs kënnen ënnerzegoen / Quell an den Hafen 1
Ausgangspuffer.Wann 1s op de Port 1 Pins geschriwwen ginn, déi intern Pull-ups
zéien hinnen héich, erlaabt se als Input benotzt ze ginn.Wéinst der interner
Pull-ups, Port 1 Pins déi extern dreiwend niddereg Wëllen
(Iil) als Input.Zousätzlech, wéi an der Tabell ugewisen, p1.0 a p1.,, kann et gesat ginn
fir den Timer / Konter 2-extern Zielen Input ze sinn (P1.0 / T2) an de
Timer / Konter 2 Ausléiser Input (P1.1 / T2Ex), respektiv.Wärend Flash
Programméierung an d'Verifizéierung, Port 1 kréien och déi niddereg Uerdnung Adress
Bytes. |
|
9 |
Urest |
Input soll zréckgesat ginn.Wärend den Oscillator ass
FUNKTIOUN, E Héich op dësem Pin fir zwee Maschinn Zyklen reset den Apparat.
Nodeems d'Wahnsogen ausgeléist huet, gëtt dëse Pin héich fir 98 oszillator
Perioden.Dës Feature kann mat dem Derto Bit am SFR AUXR behënnert ginn
(Adress 8EH).Déi Reset héich Ausfäegkeet ass am Standard am Standard ageschalt
Deserto. |
|
10-17 |
Port 3 |
Port 3 ass en internen Pull-up 8-Bit Bidirectional I / O
pa.Véier TTL Inpute kënne sunk sinn oder benotzt fir den Hafen 3 Ausgangspuffer.
Wann 1s op de Port 3 Pins geschriwwen ginn, déi intern Pull-ups zéien se héich,
erlaabt se als Input benotzt ze ginn.Wéinst der Pull-ups, port 3 Pins dat
sinn extern gezunn niddereg Will Exell aktuell (Iil) als Input.Fir Flash
Programméierung an d'Verifizéierung, Port 3 kritt e puer Kontrollsignaler.Wéi gesot
An der Tabell hei ënnendrënner, Port 3 ënnerstëtzt d'Funktioune vu ville am89s52
speziell Funktiounen. |
|
18 |
XTAL2 |
Ausgang vun der Inverting Oscillatorverschreiwen. |
|
19 |
Xext1 |
Input an den Inverting Oscillator Verpflichtung an Input op
d'intern Auer Operatiounskrees. |
|
20 |
Ronn |
Ee Buedem. |
|
21-28 |
Port 2 |
Port 2 ass en internen Pull-up 8-Bit Bidiruration I / O
pa.Véier TTL Inpute kënnen ënnerzegoen / Quell an den Hafen 2 Ausgangspuffer ginn.Wéini
1s ginn op Port 2 Pins geschriwwen, déi intern Pull-ups zéien se héich, erlaabt
hinnen als Input benotzt ze ginn.Wéinst den internen Pull-ups, port 2 Pins dat
ginn extern gedréckt niddereg Will Exell aktuell (Iil) als Input.Wärend Fettgeste
aus externen Programm Erënnerung an Zougang zu extern Datenmiessung déi benotzt ginn
16-Bit Adressen (movx @ dptr), port 2 Emps den Héichbestellungsadress Byte.
Wann Dir 1s opgestallt, Port 2 benotzt mächteg intern Pull-ups an dësem
Uwendung.Port 2 Emps den Inhalt vun der P2 Spezial Funktiounsregister
Wärend 8-Bit Adress kritt Zougang zu externen Datemeiger (movx @ Ri).Während der
Flash Programméierung an d'Verifizéierung, Port 2 Zousätzlech kritt d'Héichbestellung
Adress Bits a verschidde Kontroll Signaler. |
|
29 Iwwer déi 29 |
Posen |
De Liesen Streibel fir extern Programm Erënnerung gëtt genannt
Programm Store aktivéieren (Psen).Pings ass zweemol all Maschinneg Zyklus ageschalt wann
Den At89s52 leeft Code vum externen Programm Erënnerung, mat zwee Psen
Aktivatiounen ignoréiert während all Zougang zu externen Daten Erënnerung. |
|
30 |
Al / prog |
D'Adress Latch aktivéieren (ALE) Ausgabepuls gëtt benotzt fir
latch déi niddereg Byte vun der Adress wärend der externer Erënnerung Zougang.Während der
Flash Programméierung, déngt dësem Pin déngt och als de Programmpuls Input (prog).
ALE gëtt an engem stännegen Taux vun 1/6 d'Oscillator Frequenzen an der normaler
Operatioun a ka fir extern Timing benotzt ginn oder d'Auer sinn.Wéi och ëmmer, während
All Zougang zu externen Datenmiessung, ass ee ale Puls net geschnidden.Astellen 0
vu SFR Location 8Eh op 0 Desaktivéiert ALE Fonctionnement wann Dir wëllt.Al ass nëmmen aktiv
Wann de Bit via e movx oder movc Instruktioun gesat gëtt.Soss, de Pin ass
hieft héich awer schwaach.Wann de Microcontroller am externen Ausféierungsmodus ass,
Den Ali-Desaktivéiere Bit huet keen Effekt. |
|
31 |
Ea / vpp |
Extern Zougang ass ageschalt.Fir den Apparat z'aktivéieren
Fetchcode vun externen Programm Erënnerung Regiounen Ufank vum 0000h an Enn
bei FFFFh, ea muss verbonne sinn fir ze vergeblenert.Wann de Sporter 1 kodéiert, ass awer, ea
gëtt intern läscht op zréckgesat.Fir intern Programm auszeféieren, Ea
soll op vcc gebonne sinn.Wärend Flash Programméierung, dës Pin zousätzlech
kritt déi 12 Volt Programméierungsprogramméieren (VPP). |
|
32-39-39 |
Port 0 |
Interface 0 ass e batrifigant 8-Bit oppen Drain i / O Port.
All PIN kann aacht TTL Inputen als Output Port ënnerhalen.D'Pins op Port 0 kann
benotzt ginn als Héichschätzung Input wann 1s geschriwwen ginn.Wärend Zougang
op extern Programm and Daten Memory, Port 0 kann och als agestallt ginn
multiplexed niddereg Uerdnung Adress / Data Bus.P0 Featuren intern Pull-ups an dësem
Modus.Wärend Flash Programméierung, Port 0 kritt och de Code Bytes an Ausgaben
hinnen wärend der Programm Verifizéierung.Wärend dem Programm Verifikatioun, extern Pull-ups
sinn erfuerderlech. |
|
40 Veräin |
Vcc |
Liwweren Volt. |

At89s52-24pu Symbol

At89s52-24pu Foussofdrock

At89s52-24pu cad Modell
• McSs®-51 Standard-Konformitéit: Ganz kompatibel mat dem McSs®-51 Standard, garantéiert robuste Leeschtung.
• 8k ISP Flash Memory: Späichert grouss Programmer.Ënnerstëtzt bis zu 10.000 Schreiwen / läschen Zyklen, ideal fir laangfristeg Uwendungen.
• breet Operatiounsrot (4v-5.5V): Adapten zu verschiddenen Energieversuergung.
• Héichgeschwindeger Operatioun: Handle statesch Konditioune bis zu 33 mhz, bale Energy Effizienz mat Leeschtung Bedierfnesser.
• verbessert Sécherheet: Memory Lock Feature schützt intellektuell Propriétéit.Verhënnert datt onerlaabten Zougang oder Ännerungen.
• Flexibel I / O an Timer Funktiounen: Einfach Integratioun mat Sensoren an Apparater.Präzis Kontroll fir d'Zäit Uwendungen déi richteg Timing erfuerderen.
• Dualdate Day Poinsters: BOOODEN Effizienz an Daten-schwéier Aufgaben wéi Signalveraarbechtung a Kommunikatioun.Vereinfacht Date Stream Handling.
• Maspriatioun-Rubéinscht: Idle a Kraaft-Doces d'Energieverbung ausverhuelen.Optimiséiert fir portable Geräter an nohalteg Designen.
|
Tipps |
Paramesnéiergank |
|
Fabréck Leadzäit |
7 Wochen |
|
Mont |
Duerch Lach |
|
Package / Fall |
40-Dip (0.600, 15.24mm) |
|
Zuel vun i / OS |
32 |
|
Betribsortemperatur |
-40 ° C ~ 85 ° C TA |
|
Serie |
89s |
|
Jwd-609 Code |
EXT EX |
|
Deellizist |
Aktiv Säit |
|
Zuel vun den Terminatiounen |
40 Veräin |
|
Liwwerreibei |
5V |
|
Frequenz |
33mhz |
|
Betrage Versuergungspannung |
5V |
|
Interzäit |
Uart |
|
Kontakt schlift |
Tinn |
|
Montéierend Typ |
Duerch Lach |
|
Zuel vun de Pinnen |
40 Veräin |
|
AWADGOG Timer |
Jo |
|
Verpackungen |
Tubédominie |
|
Verëffentlecht |
1997 |
|
PBFree Code |
Jo |
|
Fiichtegkeet Sensibilitéitsniveau (MSL) |
1 (onlimitéiert) |
|
Terminal Positioun |
Dueblieder |
|
Terminal Pitch |
2.44M |
|
Basebala Deel Zuel |
AM89S52 |
|
Power Reserven |
5V |
|
Gedächtnisgréisst |
8KB |
|
Bescheed |
24 mhz |
|
Spannung - Versuergung (vcc / vDD) |
4v ~ 5.5V |
|
Zuel vun de Stécker |
8 |
|
Peripheres |
Wd dft |
|
Kärgréisst |
8-Bit |
|
Konnektivitéit |
UART / USART |
|
Zougang Zech |
24 μs |
|
Dma Kanäl |
NEE |
|
Pwm Kanäl |
NEE |
|
Zuel vun den Timer / Counters |
3. |
|
Zuel vun den UART Kanäl |
1 |
|
Läitheet |
52.58M |
|
Erreechen svhc |
Keen svhc |
|
Rohs Status |
Rohs3 kompatibel |
|
Oscillator Typ |
Internen |
|
Ram Gummer |
256 x 8 |
|
UPS / UCS / Peripheral ics Typ |
Mikrocontroller |
|
Kär Prozessor |
8051 |
|
Programm Memory Typ |
Floumen |
|
Programm Memory Gréisst |
8kb 8k x 8 |
|
Bëssen Gréisst |
8 |
|
Huet adc |
NEE |
|
Datebësch Breet |
8b |
|
Dac Kanäl |
NEE |
|
Adress Bus Breet |
8b |
|
Héicht |
4.826mm |
|
Breet |
13.97MMM |
|
Stralung Hardening |
NEE |
|
Stras |
Stras |
Déi dräi Kompenzente ginn op déi richteg opgezielt sinn sinn ähnlech a Spezifikatioune vun dëse Microchip Administratioun am89er52-24pu.
|
Deelnummer |
Hiersteller |
Package / Fall |
Zuel vun de Pinnen |
Datebësch Breet |
Zuel vun Ech / O |
Interzäit |
Gedächtnisgréisst |
Liwwerreibei |
Peripheres |
|
At89s52-24pu |
Microchip Technologie |
40-Dip (0.600, 15.24mm) |
40 Veräin |
8 B B |
32 |
Uart |
8 kb |
5 v |
Wd dft |
|
At89c55wd-24pu |
Microchip Technologie |
40-Dip (0.600, 15.24mm) |
40 Veräin |
8 B B |
32 |
SPI, UART, USART |
32 kb |
5 v |
Wd dft |
|
At89s51-24pu |
Microchip Technologie |
40-Dip (0.600, 15.24mm) |
40 Veräin |
8 B B |
32 |
UART, USART |
4 kb |
5 v |
Wd dft |
|
At89c51rc-24pu |
Microchip Technologie |
40-Dip (0.600, 15.24mm) |
40 Veräin |
8 B B |
32 |
UART, USART |
20 kb |
- |
Wd dft |
D'Diagramm ënner illustréiert déi funktionell Blockstruktur vum At89S52-24pu.

D'Figur hei ënnendrënner illustréiert de Prozess vum Propositioun vum Flash Memory vum At89s52-24pu am Parallel Modus.

D'Figur ënnescht weist de Prozess fir de Flash Memory am Parallel Modus fir den At89s52-24pu ze verifizéieren.

D'Figur hei ënnendrënner illustréiert de Serior Eroflueden Prozess fir den At89s52-24pu Flash Memory.

|
Deelnummer |
Broessdatsch |
Hiersteller |
|
A87f52-24PC |
Microcontroller, 8-Bit, Flash, 8051 CPU, 24mhz, CMOS,
Pdip40, 0,600 Zoll, Plastik, daux |
Ammel Corporation |
|
At87f52-24PI |
Microcontroller, 8-Bit, Flash, 8051 CPU, 24mhz, CMOS,
Pdip40, 0,600 Zoll, Plastik, daux |
Ammel Corporation |
|
At87f52-24PL |
Microcontroller, 8-Bit, Flash, 24mz, CMOS, Pipp40, 0,600
Zoll, Plastik, daux-40 |
Ammel Corporation |
• Gesondheetscrees Iwwerwachungszäit: Verben Präzisioun an der medizinescher Iwwerwaachung Geräter.
• Automotive Sécherheet: Integréiert Funktiounen wéi Adaptive Cruise Kontroll a Spurhëllef.
• DIY Elektronik: Aktivéiert Hobbyen fir personaliséiert Geräter ze kreéieren.
• Konsument Elektronik: produzéiert multifunktional an intuitiv Produkter.
• Smart Haiser a Stied: Verbesserten Apparat Kommunikatioun fir besser Energiagement a Komfort.

Akschouchschiprogrammrollon In Inc., mat sengem Sëtz am Chandr Ra.RandD'Firmarëfte gëtt vu senge stännege Gebuert gestallte gebrauchten Optrëtter gestouss an Erhalen iwwer eng héich Nofolger, déi Efforieeffizipitéite un huet an hirem Ënnerhalt vun der Zukunft Effer.Dëst vum Stoff ass niveau notzt wat d'Offenzministratioun net nëmmen d'Akking Benéksäert encouragéiert ass.Microchip Technologie Inc. ass vill méi wéi e Provider vu Mikrocontroller a Semikoranten;Et handelt aktiv d'Landschaft an deenen dës Technologien entwéckelt ginn.Seng strateglech strategesch Schwéierpunkt op Effizienz, kascht d'Bescheedungsgestoppungsplazsplazen déi et um Vunnual vun der Industrie ass.
Versandréier 19/9.00 / 2018.PDF
Marquage Chg 11 / Jul / 2017.pdf
Kupfer Bonding Drot 17 / Oct / 2013.pdf
Zylindresch Batterie Holder.pdf
Transfert op Miccochip / Label / PKG 5 / Sep / 2016.pdf
Transfert op Miccochip / Label / PKG 5 / Sep / 2016.pdf
Versandréier 19/9.00 / 2018.PDF
Zylindresch Batterie Holder.pdf
Zylindresch Batterie Holder.pdf
Marquage Chg 11 / Jul / 2017.pdf
Kupfer Bonding Drot 17 / Oct / 2013.pdf
Versandréier 19/9.00 / 2018.PDF
MBB / Label Chgs 16 / Nov / 2018.PDF
Marquage Chg 11 / Jul / 2017.pdf
Schéckt eng Ufro w.e.g.
D'Primär Ënnerscheecher Uertschaft Ënnerscheedten op seng Flaschiensplaz op hir Flaschien): T8a -91, ass mat 42900 och um 4k e Prakterthafféiert.Dës Expéenance ënnerstëtzt méi sophistikéiert d'Applikatioune an d'Späichere vun de gudde Fälscher, huet en onschëllegte Systemer bei de Egellen dobäi ginn.
Am89s52 ass op e puer eBgebuedenen Kontroll Aufgaben agestallt, dacks fir Energieeffizienz bewäerten.Seng vill Krankheet mécht se dacks eng Favoritiementer a Projeten zimlech fir Käschten ze zielen, beim Erhalen vun der Funktioun, perignéiert Innovatioun mat finanzieller Innovatioun.
Dëst ass en 8-Bit CMOS Microcontroller, bekannt fir fusionéierender Computatiounsstécker an Erënnerungsfäegkeeten an enger kompakt Eenheet.Dës Qualitéiten bedeitend am streamlinale Design Prozesser wou Effizienz a Raum wichteg sinn.
On-Chip Flash Ceash Cise Subonprogramméierung, adoptability fir Software Updates an atéatativ Entwécklung ze bidden.Dës Feature erënnere grousse Vertken, de moderner Konkekte wou och direkt Eteng sinn sinn net nëmmen awer wäert net méiglech sinn.
Der am890052-24pu Gritif huet dës Kombinatioun, wou eng 8 Bypu stäerke mat Floosdëschem Méderner.Dës Integratioun liwwert effektiv Veraarbechtung a Späichere fir d'Uwendungen fir Rüben Operatiounen ouni Iwwerschoss ze froen.
Et huet 8k Bytes vu Blitz aus dem Gestioun aus dem Gestioun vun de Programmaten auszeschléissen.Dëst ass eng Är Expertioun zum Gaufseilsingen ze déi rauschen wou limitéiert Méross sëch kost ginn.
D'statesch Login ass abegraff, eréidung op niddreg Frequenze mat Hëllef vu Gerechtegen.Dës Charakteristik ass am Szenarie benotzt déi minimal Kraaft benotzt, déi béid Longvitéit an Noutbehälung an Elektroniker verbesseren.
Idle Modus veruerteelt d'CPU inaktiv, erreecht Energie spueren iwwer d'Mikrocontroller Funktiounen z'erhalen.Dëst strategesche Design miniméiert d'Energie, déi während Perioden vu manner intensiver Veraarbechtung benotzen.
Ram Inhalt bleift intakt beim Power-Down Modus, aktivéiert Daten Konservéierung trotz reduzéierter Kraaftbenotzer.Dës Funktionalitéit ass gutt a Konditiounen, déi d'Donnéeën d'Donnéeën vun der minimaler Energieverbraucher sinn, typesch a Batteried Geräter.
op 2024/11/22
op 2024/11/22
op 8000/04/18 147749
op 2000/04/18 111910
op 1600/04/18 111349
op 0400/04/18 83714
op 1970/01/1 79502
op 1970/01/1 66871
op 1970/01/1 63005
op 1970/01/1 62948
op 1970/01/1 54077
op 1970/01/1 52089